キャリアポータル求人
【東京・北海道】デジタルIC設計エンジニア（ミドル層）
株式会社テクノプロ テクノプロ・デザイン社
- 雇用形態
- 正社員
- 勤務地
- 東京都千代田区六本木6-10-1 六本木ヒルズ森タワー35F 取引先構内 勤務地：東京都千代田区or北海道千歳市 （変更の範囲）会社の定める場所（リモートワークの場所を含む） 正社員 「尚、諸条件により契約社員として採用する場合あり」 転勤の有無：あり ただし、希望を考慮します
- 試用期間
- あり
- 試用期間の詳細
- 入社後、2ヶ月間
- 職種
- 機械設計
- 採用企業の業種
- IT・通信・インターネット／専門サービス
- 給与
- 年収： 500~750万円
- 仕事内容
- ■ 業務内容（概要） 2nmプロセスに対応した デジタルIC設計フローの構築・検証・最適化を担当。 Cadence・Synopsys などのEDAベンダと連携しながらフローを作り込み、PPA評価・改善、顧客への導入支援まで一貫して関わるポジションです。 ■ 業務内容（具体） 2nm対応のデジタルIC設計フロー（論理合成／配置配線／STA 等）の構築・検証 Cadence／Synopsysツール（Digital Full Flow）の設定・動作評価 テストチップ／リファレンスデザインを用いた PPA評価（Power、Performance、Area） PPA改善に向けたパラメータチューニング、スクリプト修正 設計フローパッケージの整備・顧客提供 フロー導入支援（セットアップ指導、運用サポート） 顧客設計課題の切り分け、共同デバッグ、改善提案 EDAベンダ／プロセス開発チーム／顧客設計部門との技術調整 ミドル層として期待される役割 解析結果（PPA）を踏まえた改善仮説立案 EDAベンダとの技術的ディスカッション 顧客課題に対する技術サポート フロー品質とユーザビリティ向上への貢献 ■ AIマッチングタグ ＜EDAツール＞ Cadence（Genus / Innovus / Tempus / Voltus） Synopsys（DC / ICC2 / PT / PrimePower） STA（Static Timing Analysis） P&R（Place and Route） Synthesis / Logic Design ＜設計フロー＞ Digital Full Flow Design Flow構築 スクリプト開発（Tcl／Python） PPA最適化 テストチップ評価 リファレンスデザイン ＜先端プロセス＞ 7nm / 5nm / 3nm / 2nm FinFET / GAA ＜サポート・技術折衝＞ 顧客向け技術サポート フロー導入支援 課題切り分け・デバッグ
- 応募条件
- ■ 必要要件（MUST） デジタルIC設計、またはデジタル設計フロー構築・運用の実務経験 Cadence または Synopsys のEDAツール使用経験 論理合成／配置配線／STA いずれかの基礎知識 数値評価（PPA）をもとに改善点を考察できる能力 技術的なコミュニケーションが可能な方（顧客／ベンダ／社内） ■ 歓迎要件（WANT） 先端ロジックプロセス（7nm以下）での設計・フロー構築経験 テストチップやリファレンスデザインを用いたベンチマーク経験 PPA最適化に関するパラメータチューニング、スクリプト改善経験 顧客向け技術支援、フロー導入サポート、QA対応経験 Python / Tcl などでのスクリプト開発スキル
- 勤務時間
採用企業情報
- 採用企業名
- 株式会社テクノプロ テクノプロ・デザイン社
- 業種
- IT・通信・インターネット／専門サービス
- 事業内容
- システムインテグレーター・ソフトハウス
- 会社HP